

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number: 05294301

(51) Intl. Cl.: G01R 31/28 G01R 31/26

(22) Application date: 29.10.93

(30) Priority:	(71) Applicant: HITACHI LTD
(43) Date of application 19.05.95 publication:	(72) Inventor: NAKAHARA KINICHI MIYAZUMI MASAKI
(84) Designated contracting states:	NAKAMURA KOJI HIRAISHI AKIHIKO TAKEUCHI SHIGERU HIROSE SHIGEMI
	(74) Representative:

3.0

(54) LSI TEST BOARD

(57) Abstract:

PURPOSE: To apply a LSI test board to multiple kinds of test devices as a multi- purpose instrument by providing an additional test circuit changing form of an input signal to output it between a prescribed third terminal and a prescribed fourth terminal on a second substrate.

CONSTITUTION: The test board is so constituted that a first substrate 1 such as a test fixture board, second substrate 2 such as a measurement circuit board and a third substrate such as a socketexchange board are vertically piled up in three steps. The second substrate is equipped with an additional test circuit that is provided between a prescribed third terminal 20 and a prescribed fourth terminal 21 and changes form of an input signal to output therefrom. The vertical three-step structure allows the device to be applied to any kinds of devices to be tested having different arrangement of pins or different number of pins by only changing a connection condition between a fifth terminal 30 of the third substrate 3 and an LSI socket 31. Thereby, it is possible to utilize additional test circuit for multiple kinds of test device.

COPYRIGHT: (C)1995,JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-128405

(43)公開日 平成7年(1995)5月19日


(51) Int Cl.* G 0 1 R 31/28	設別記号	庁内整理番号	宁内整理番号 FI		技術表示簡			
31/26			G01R		s v			
			審査請求	未請求	請求項の数 6	FD	(全 12	頁)
(21)出願番号	特願平5-294301		(71) 出願人		108 社日立製作所			
(22)出顧日	平成5年(1993)10	(72)発明者	中原東京都	千代田区神田駿河 飲一 小平市上水本町 (日立製作所半導体	5丁目2	0番1号		
			(72)発明者	東京都	雅樹 小平市上水本町(日立製作所半導作			株
			(72)発明者	東京都	幸治 小平市上水本町 ! 日立製作所半導作			株
			(74)代理人	弁理士	玉村 静世	· · · · · · · · · · · · · · · · · · ·	最終頁に	続く

(54)【発明の名称】 LSIテストポード

(57)【要約】

【目的】 テストボードに所望に機能を持たせるテスト 用追加回路を多種類のテストデバイスに汎用的に利用可 能にするLSIテストボードを提供する。

【構成】 テストヘッドの接触端子に接続される第1の端子10と該第1の端子に接続される第2の端子11とを有する第1の基板1と、第1の基板の第2の端子の上に着脱可能に接続される第3の端子20と該第3の端子に接続される複数の第4の端子21を有する第2の基板2と、第2の基板の第4の端子の上に着脱可能に接続される複数の第5の端子30と該第5の端子に接続されるLSIソケット31を有する第3の基板3とを有し、第2の基板は、所定の第3の端子20と所定の第4の端子21との間に、D/A変換回路22やA/D変換回路23のよなテスト追加回路を設ける。



1

【特許請求の範囲】

【請求項1】 テストヘッドの接触端子に接続される複 数の第1の端子と該第1の端子から所定の配線を介在し て接続される第2の端子とを有する第1の基板と、

この第1の基板の第2の端子の上に着脱可能に接続され る第3の端子と該第3の端子に所定の配線を介在して接 続される複数の第4の端子を有する第2の基板と、

との第2の基板の第4の端子の上に着脱可能に接続され る複数の第5の端子と該第5の端子に所定の配線を介在 して接続されるLSIソケットを有する第3の基板とを 10 有し、

上記第2の基板は、所定の第3の端子と所定の第4の端 子との間に、入力信号の形式を変更して出力するテスト 用追加回路を備えて成るものであることを特徴とするし SIテストボード。

【請求項2】 上記テスト用追加回路は、所定の第3の 端子から供給されるディジタル情報をアナログ情報に変 換して所定の第4の端子に供給するD/A変換回路と、 所定の第4の端子から供給されるアナログ情報をディジ タル情報に変換して所定の第3の端子に供給するA/D 20 変換回路と、を含んで成るものであることを特徴とする 請求項1記載のLSIテストボード。

【請求項3】 上記テスト用追加回路は、所定の第3の 端子から供給されるクロック信号の周波数を高くして所 定の第4の端子に供給する第1の周波数変換回路と、所 定の第4の端子から供給される信号の周波数を低くして 所定の第3の端子に供給する第2の周波数変換回路と、 を含んで成るものであることを特徴とする請求項1記載 のLSIテストボード。

【請求項4】 被テスト用のLSIが装着されるLSI ソケットをテストヘッドの複数の接触端子にインタフェ ースさせるLSIテストボードにおいて、

テストヘッドの所定の接触端子から供給されるクロック 信号の周波数を高くして上記LSIソケットに供給する 第1の周波数変換回路と、LSIソケットから供給され る信号の周波数を低くして所定の接触端子に供給する第 2の周波数変換回路とを設けて成るものであることを特 徴とするLSIテストボード。

【請求項5】 上記第1の周波数変換回路は、周波数帰 還回路に分周器が介在されたフェーズ・ロックド・ルー 40 プ回路であることを特徴とする請求項4の記載のLSI テストボード。

【請求項6】 上記第2の周波数変換回路は、LSIソ ケットから供給される信号を、テストヘッドの所定の接 触端子を介して供給されるタイミング信号の周波数に同 期して所定の接触端子に向けて出力させる出力ゲート回 路であることを特徴とする請求項4記載のLSIテスト ボード。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、LSIテスタのテスト

ヘッド上に設置して使用されるLSIテストボードに関 し、例えばディジタルテスタによってディジタル・アナ ログ混載LSIをテスト可能にするLSIテストボード に適用して有効な技術に関する。

[0002]

【従来の技術】LSIテスタは、テストプログラムなど を保有する記憶装置と、テスタ全体を制御する中央処理 装置、被テストLSIとしての被テストデバイスへのバ イアス電圧及びクロックタイミングなどを制御するコン トローラ、そして該コントローラの制御信号によって被 テストデバイスに対してテストプログラム通りの電圧及 びタイミングを与えるドライバや被テストデバイスから の信号を比較する比較回路などを備えたピンエレクトロ ニクスによって構成されるものがある。このようなLS I テスタのテストヘッド上には、被テストデバイスが搭 載されるLSIテストボードが設置される。例えばディ ジタルテスタは、ディジタルLSIの論理的動作をテス トする機能を中心に、被テストデバイスの電流や各端子 の入力スレッショルド電圧、入力リーク電流、出力電 圧、出力電流などを計測する機能を備えている。一方、 アナログ回路を搭載したアナログ・ディジタル混載しS Iをテストする場合、ディジタル部のテスティングには 充分な能力を発揮するが、アナログ部のテスティングに は周波数応答を測定する為の交流信号の発生、計測とい った機能の面、あるいは電圧電流計測の分解能の細かさ といった面で劣っている。

【0003】とのようなアナログ・ディジタル混載のし SIを測定するとき、アナログ部とディジタル部をそれ ぞれ別なテスターで2回に分けて測定すると、測定時間 30 がかかり、また測定にかかる費用も大きくなる。他方、 アナログ・ディジタル兼用テスターを利用することもで きるが、斯るテスタは測定時間や測定コストは小さいも のの、1機あたりの値段が高くその導入は必ずしも容易 ではない。

【0004】との点につき、特開昭64-39567号 公報には、アナログ・ディジタル混載LS【をディジタ ルテスタを使ってその汎用性を損なうことなく効率的に かつ精度よく測定できる装置が開示されている。これに よれば、被テストデバイスが搭載される第1のボードと ディジタルテスタのテストヘッドとの間に、上記第1の ボードとテストヘッドのテストピンを接続するための第 2のテストボードを有するものにおいて、当該第2のボ ード上には基板接続用コネクタを設けてあり、この基板 接続用コネクタは、第1のボードに接続されていないテ ストヘッドのテストピンと第1のボードとを接続するも のである。そして、当該基板接続用コネクタには、例え ば被テストデバイスから出力されるアナログ信号をディ ジタル信号に変換してディジタルテスタに供給可能にす

50 る外付け基板などを搭載することができる。

3

【0005】またLSIテストボードの構造としては、特開平1-123172号に記載のように、テストヘッドのコンタクトピンに接続する接触端子及びこの接触端子に接続する測定用の負荷回路を有し追加用の回路基板を実装可能な第1の基板と、この第1の基板に交換可能に接続されLSIソケットを装着する第2の基板とを備えたものがあり、当該構造により、被テストデバイスの高集積化によってその外部端子数が増加しても第2の基板と追加用回路基板を変更すれば対処できるとするものである。

[0006]

【発明が解決しようとする課題】しかしながら上記特開 昭64-39567号公報に記載のものにおいては、基 板接続用コネクタは被テストデバイスが搭載される第1 のボードに固有であるため、当該基板接続用コネクタに 搭載して利用される外付け基板は、被テストデバイス及 び第1のボードの種別毎に作成もしくは用意しなければ ならない。また、特開平1-123172号に記載のも のにおいても、例えば被テストデバイスの外部端子数の 増加に対処するには第2の基板と追加用回路基板の双方 20 を変更しなければならない。また、特開平1-1231 72号に記載の構造は、被テストデバイスを搭載する第 2の基板と追加用回路基板とが第1の基板上に搭載さ れ、両者を接続する配線が長くなって、ノイズなどの影 響を受けてテストの信頼性が低下する虞のあることが本 発明者によって見い出された。さらに本発明者は、テス トデバイスの動作周波数についても検討したところ、ア ナログ・ディジタル兼用テスターがディジタルテスタよ りも値段が高いのと同様に、テスト可能なデバイスの動 作速度が速ければ速い程、そのテスタの値段も高くな り、被テストデバイスの少数の端子とやりとりすべき信 号の周波数が高い場合には、当該少数の端子機能のため に高価なテスタを用意しなければ満足なテストを行うこ とができないという問題点のあることも見い出した。

【0007】本発明の目的は、テストボードに所望に機能を持たせるテスト用追加回路を、多くの種類のテストデバイスに汎用的に利用可能にするLSIテストボードを提供することにある。本発明の別の目的は、テスト用追加回路と被テストデバイスとを接続する為の信号配線、及びテスト用追加回路とテストへッドとを接続するための信号配線を短くすることができるLSIテストボードを提供することにある。本発明のその他の目的は、テスタがサポート可能な信号周波数以上の信号を少数若しくは一部に端子に要するLSIのテストを当該テスタによって可能にするLSIテストボードを提供することにある。

【0008】本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

[0009]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0010】(1)テストヘッドの接触端子に接続される複数の第1の端子と該第1の端子から所定の配線を介在して接続される第2の端子とを有する第1の基板と、この第1の基板の第2の端子の上に着脱可能に接続される第3の端子と該第3の端子に所定の配線を介在して接続される複数の第4の端子を有する第2の基板と、この第2の基板の第4の端子の上に着脱可能に接続される複数の第5の端子と該第5の端子に所定の配線を介在して接続されるLSIソケットを有する第3の基板とを有し、上記第2の基板には、所定の第3の端子と所定の第4の端子との間に、入力信号の形式を変更して出力するテスト用追加回路を設けてLSIテストボードを構成するものである。すなわち、第1乃至第3の基板を3段の縦積み構成とする。

(2)アナログ・ディジタル混載LSIのディジタルテスタによるテストを可能にするには、上記テスト用追加回路として、D/A変換回路とA/D変換回路とを採用することができる。

(3) テスタがサポート可能な信号周波数以上の信号を要するLSIのテストを当該テスタによって可能にするには、上記テスト用追加回路として、所定の第3の端子から供給されるクロック信号の周波数を高くして所定の第4の端子に供給する第1の周波数変換回路と、所定の第4の端子から供給される信号の周波数を低くして所定の第3の端子に供給する第2の周波数変換回路とを採用することができる。

30 (4) LSIテストボードの上記3段縦積み構造とは無関係に、被テスト用のLSIが装着されるLSIソケットをテストへッドの複数の接触端子にインタフェースさせるLSIテストボードにおいて、テスタがサポート可能な信号周波数以上の信号を要するLSIのテストを当該テスタによって可能にするには、テストへッドの所定の接触端子から供給されるクロック信号の周波数を高くして上記LSIソケットに供給する第1の周波数変換回路と、LSIソケットから供給される信号の周波数を低くして所定の接触端子に供給する第2の周波数変換回路とを設けてLSIテストボードを構成する。

(5)上記第1の周波数変換回路を簡単に構成するには、周波数帰還回路に分周器が介在されたフェーズ・ロックド・ループ回路を採用することができる。

(6)上記第2の周波数変換回路を簡単に構成するには、LSIソケットから供給される信号を、テストヘッドの所定の接触端子を介して供給されるタイミング信号の周波数に同期して所定の接触端子に向けて出力させる出力ゲート回路を採用することができる。

[0011]

50 【作用】上記した手段によれば、第1乃至第3の基板を

3段に縦積みとするLSIテストボードの構成は、その 縦積み構造故に、テスト用追加回路と被テストデバイス とを接続する為の信号配線、及びテスト用追加回路とテ ストヘッドとを接続するための信号配線を短くする。さ らに、上記3段縦積み構造は、被テストデバイスの種 類、並びにテストデバイスのピン配置及びピン数の相違 などを、第3の基板上の第5の端子とLSIソケットと の接続態様を変更するだけで殆ど対処可能になり、換言 すれば、第3の基板だけを交換すれば対応できるように なり、このことが、テストボードに所望に機能を持たせ 10 るテスト用追加回路を、多くの種類のテストデバイスに 汎用的に利用可能にする。LSIテストボードに搭載さ れた第1及び第2の周波数変換回路は、テスタがサポー ト可能な信号周波数以上の信号を少数若しくは一部の端 子に要するLSIのテストを当該テスタによって可能に する。

[0012]

【実施例】図1には本発明の第1実施例に係るLSIテ ストボードの平面図が示され、図2にはLSIテストボ ードの縦断面構造が示される。同図に示されるLSIテ 20 ストボードは、テストフィクスチャー基板のような第1 の基板1、測定回路基板のような第2の基板2、及びソ ケット変換基板のような第3の基板3がテスタのテスト ヘッド4の上に3段縦積みで構成される。

【0013】第1の基板1は、テストヘッド4の接触端 子40に接続される複数の第1の端子10と該第1の端 子10から所定の配線を介在して接続される第2の端子 11とを有する。第1の基板には図示しない負荷回路、 リレー12、及びバッファ13などが配置されている。 リレー12は第1の端子10と第2の端子11との接続 30 の端子を有し、それに応じて第3の基板の第5の端子は 態様の切換えや、第2の端子11に接続される負荷回路 の切換えに利用される。リレー12に対する制御はテス タ側から或いは第1の基板1上の図示しないディップス イッチの設定などによって行うことができる。バッファ 13は、特に制限されないが、所定の第2の端子11か ら所定の第1の端子10に供給すべき信号振幅の変換や 信号増幅などを行う。

【0014】第2の基板2は、上記第1の基板1の第2 の端子11の上に着脱可能に接続される第3の端子20 と該第3の端子20に所定の配線を介在して接続される 40 ナログ入力端子、端子30-7はアナログ出力端子、端 複数の第4の端子21を有する。この第2の基板2は、 所定の第3の端子20と所定の第4の端子21との間 に、入力信号の形式を変更して出力するテスト用追加回 路を備える。第1の実施例において当該テスト用追加回 路は、特に制限されないが、所定の第3の端子20から 供給されるディジタル情報をアナログ情報に変換して所 定の第4の端子21に供給するD/A変換回路22と、 所定の第4の端子21から供給されるアナログ情報をデ ィジタル情報に変換して所定の第3の端子20に供給す るA/D変換回路23とされる。D/A変換回路22と 50 定の第4の端子21を介して接続される。

しては、荷重抵抗型のD/A変換回路、はしご形抵抗回 路網を用いたD/A変換回路、さらにはセグメント方式 やディジタル補正方式のD/A変換回路を要求制度に応 じて採用することができる。A/D変換回路23として は、2重積分型、逐次比較型、並列比較型などのA/D 変換回路を適宜採用することができる。

【0015】第3の基板3は、第2の基板2の第4の端 子21の上に着脱可能に接続される複数の第5の端子3 0と該第5の端子30に所定の配線を介して接続される LSIソケット31を有する。

【0016】図3には着脱可能に接続される端子構造の 一例として第4の端子21と第5の端子30の構成が示 される。同図の(A)に示される構造は雄雌嵌合構造と され、第4の端子21の上端部に穿設された穴に第5の 端子30が嵌入されるようになっている。同図の(B) に示される構造は所謂ポゴピンと称される構造であり、 第4の端子21は、圧縮コイルスプリング30aによっ て下方に弾発されるピストン30bをシリンダ30cに 設けて構成され、第5の端子30は当該ピストン30b の突端に接触する接触端子として構成される。この端子 構造においては上下の基板2.3の左右方向の位置決め 固定のためにスペーサとして機能するポスト30dの上 下のねじ部30 eを上下の基板2,3に挿通してナット 30fで固定する構造が付加されている。その他の端子 の構造についても上記端子21,30の構造などを適宜 選択して採用することができる。

【0017】図4には上記ソケット変換基板としての第 3の基板3の一例が示される。同図に示されるLSIソ ケット31は、特に制限されないが、P1~P14まで 30-1~30-14とされる。この例に従えば、端子 P1~P14は基板のパターン配線33を介して順番に 第5の端子30-1~30-14に各別に接続される。 【0018】図4に示される被テストデバイスDUT は、端子P1からアナログ信号を入力するA/D変換器 ADC、端子P7にアナログ信号を出力するD/A変換 器DAC、及びロジック回路LOGを有するアナログ・ ディジタル混載LSIとされる。

【0019】この例に従えば、第5の端子30-1はア 子30-2~30-6及び端子30-9~30-13は ディジタル入出力端子、端子30-14はVCCのよう な電源端子、端子30-8はGNDのような基準電位端 子とされる。したがって、第5の端子30-1~30-14に接続される夫々の第4の端子21の機能もそれに 対応されている。例えば、端子30-1は第2の基板2 におけるD/A変換回路22のアナログ出力に所定の第 4の端子21を介して接続され、端子30-7は第2の 基板2におけるA/D変換回路23のアナログ入力に所 20

【0020】第1の基板1における第2の端子11の信 号入出力機能及び当該第2の端子11と第1の端子10 とのリレー12などによる接続形態などは、上述の第2 の基板2及び第3の基板3における具体的な信号入出力 機能に従って決定されることになる。

【0021】本実施例のLSIテストボードの第1の端 子10はディジタルテスタのテストヘッド4に設けられ た接触端子40に接続される。 ディジタルテスタはその テストプログラムに従って被テストデバイスDUTにテ スト用信号を供給し、これによって被テストデバイスD 10 UTから出力される信号を観測する。このとき、被テス トデバイスDUTがアナログ信号を必要とする場合、デ ィジタルテスタはD/A変換回路22でそのアナログ信 号を生成するためのディジタル信号を出力する。一方、 被テストデバイスDUTから出力されるアナログ信号 は、A/D変換回路23でディジタル信号に変換され て、ディジタルテスタはそのディジタル信号を取り込ん で観測する。したがって、被テストデバイスDUTのA /D変換器ADC及びD/A変換器DACを含めたテス トは、第2の基板2に搭載されたテスト用追加回路2 2,23の作用によってディジタルテスタで行うことが できる。このとき、第2の基板と第3の基板は縦積みで 構成されるため、被テストデバイスDUTに内蔵される A/D変換器ADC及びD/A変換器DACと、第2の 基板上のD/A変換回路22及びA/D変換回路23と を接続する配線はもとより、テストヘッド40から被テ ストデバイスDUTに至る配線も短くなっているので、 ノイズの影響を最小限として信頼性の高いデバイステス トを行うことができる。

【0022】図5には外部とインタフェースされるアナ ログ回路としてA/D変換器ADCのみを有するアナロ グ・ディジタル混載LSIを被テストデバイスDUTと する場合の第3の基板3の一例が示される。図4との相 違点は、被テストデバイス DUT において D/A変換器 DACが搭載されず、端子P3~P7がロジック回路L OGに接続されると共にA/D変換器ADCのアナログ 入力が端子P2に接続され、これに応じて基板3の端子 30-1が端子P2に、端子30-2~30-6が端子 P3~P7に夫々パターン配線33で各別に接続されて いることである。斯る相違は、第3の基板の端子30〜 40 1~30−14の機能をそのまま維持するためである。 すなわち、被テストデバイスDUTが相違される場合、 第3の基板の端子30-1~30-14とLSIソケッ ト31の端子P1~P14とを接続するためのパターン 配線33を変更するだけで、第1の基板の設定態様と第 2の基板2それ自体とを図5に示されるような別の被テ ストデバイスの試験にそのまま利用することができる。 【0023】図6には外部とインタフェースされるアナ ログ回路としてD/A変換器DACのみを有するアナロ グ・ディジタル混載LSIを被テストデバイスDUTと 50

8

する場合の第3の基板3の一例が示される。図4との相 違点は、被テストデバイスDUTにおいてA/D変換器 ADCが搭載されず、端子P3~P5及びP7がロジッ ク回路LOGに接続されると共にD/A変換器ADCの アナログ出力が端子P6に接続され、これに応じて基板 3の端子30-6が端子P6に、端子30-2~30-5及び30-7が端子P3~P5及びP7に失々パター ン配線33で各別に接続されていることである。斯る相 違は、第3の基板の端子30-1~30-14の機能を 図4の場合と同様に維持するためである。すなわち、図 4に対して被テストデバイスが相違される場合、第3の 基板の端子30-1~30-14とLSIソケットの端 子P1~P14とを接続するためのパターン配線33を 変更するだけで、第1の基板の設定態様と第2の基板2 それ自体とを図6のような別の被テストデバイスの試験 にそのまま利用することができる。

【0024】図7には第2の基板2に搭載されるテスト 用追加回路としてA/D変換回路23とは異なる変換回 路24の一例が示される。同図に示される被テストデバ イスDUTは、特に制限されないが、VTRのテープ駆 動系をサーボ制御するためのVTRサーボLSIとされ る。この被テストデバイスDUTから出力されるパルス 幅変調信号PWMは、接地電位GNDと電源電圧VDD との間の4種類の直流レベルBL1~BL4に夫々パル ス幅が相違されるパルスを重畳した信号とされる。同図 に示される変換回路24はそのようなパルス幅変調信号 PWMをパルス幅だけが有意の信号に変換するものであ る。この明細書においてはそのような変換もA/D変換 として位置付けることができる。

【0025】この変換回路24は、図示しないディジタ ルテスタから供給される2ビットのディジタル信号DA 1, DA2をA/D変換器25で4値の何れかに変換 し、これをレベルシフト回路26で電源電圧VDDと接 地電位GNDとの間のレベルにレベルシフトする。当該 レベルシフト回路26から出力されるレベルは全部で4 通りのレベルL1~L4とされる。このレベルL1~L 4は、バルス幅変調信号PWMにおける4種類の直流レ ベル B L 1 ~ B L 4 に重畳された信号波形を判定するた めの参照レベルとされる。レベルシフト回路26の出力 と上記パルス幅変調信号PWMはコンパレータ27に供 給される。コンパレータ27は、参照レベルに対してパ ルス幅変調信号PWMのレベルが高いときにはハイレベ ルを出力し、低いときにはローレベルを出力する。参照 レベルを形成するための2ビットDA1, DA2はパル ス幅変調信号PWMの直流レベルに呼応する参照レベル L1~L4を順次生成できるようにテスタから供給され る。したがって、コンパレータ27の出力は、図7に示 されるようにパルス幅変調信号PWMのパルス幅のみ有 意の信号とされる。

【0026】図8には本発明の第2実施例に係るLSI

テストボードの平面図が示される。本実施例においても図1及び図2で説明した第1実施例と同様に第1の基板101,第2の基板102,及び第3の基板103が縦積みで構成される。夫々の基板101,102,103の基本的な構成は図1及び図2に基づいて説明した第1実施例の基板1,2,3と同様であり、同一の回路部材には同一符合を付してその詳細な説明を省略する。

【0027】第1の実施例と第2の実施例との大きな相 違点は、第2の基板102に搭載されるテスト用追加回 路の構成である。本実施例のテスト用追加回路は、所定 10 の第3の端子20から供給されるクロック信号の周波数 を高くして所定の第4の端子21に供給する第1の周波 数変換回路28と、所定の第4の端子21から供給され る信号の周波数を低くして所定の第3の端子20に供給 する第2の周波数変換回路29とされる。第1の周波数 変換回路28としては、周波数帰還回路に分周器が介在 されたフェーズ・ロックド・ループ回路を採用すること ができる。また、第2の周波数変換回路としては、LS 1ソケットから供給される信号を、テストヘッドの所定 の接触端子を介して供給されるタイミング信号の周波数 20 に同期して所定の接触端子に向けて出力させる出力ゲー ト回路を採用することができる。尚、LSIテストボー ドにおけるそのようなテスト用追加回路の相違は、第3 の基板103に設けられる具体的なLSIソケット31 の種類やそれに搭載される被テストデバイスの種類、更 には第1の基板101におけるリレー12などの具体的 なスイッチ制御状態も相違されることを意味する。

【0028】テスト用追加回路を上述の周波数変換回路 28,29とすることにより、LSIソケット31に搭 載される被テストデバイスが動作されるために必要な一 部の信号周波数がテスタでサポート可能な最高周波数を 上回る場合にも、当該テスタはそれがサポートする周波 数の信号を出力すればよく、第1の周波数変換回路28 はその信号周波数を上げて被テストデバイスに供給す る。被テストデバイスが出力する特定信号の周波数も直 接テスタが処理できない周波数である場合、第2の周波 数変換回路29がその高い周波数の信号周波数を低くし てテスタに供給する。これによって、テスタがサポート 可能な信号周波数以上の信号を要するLSIのテストを 当該テスタによって可能にすることができる。さらに第 40 1実施例同様に、LSIテストボードの縦積み3段構成 により、被テストデバイスDUTが相違される場合に、 第3の基板3の第5の端子30とLSIソケット31の 端子とを接続するためのバターン配線33を変更するだ けで、第1の基板1の設定態様と第2の基板2それ自体 とを別の被テストデバイスDUTの試験にそのまま利用 することができる。

【0029】図9には本発明の第3実施例が示される。 ローブゆがローレベルのような出力指示レベルにされる 同図に示される実施例のLSIテストボードは、上記実 毎に出力動作を行って各別にその出力をテスタ80に向 施例で説明した3段縦積み構造に限定されるものではな 50 けて供給する。この例に従えば、出力ゲート回路70は

く、被テストデバイスDUTが装着されるLSIソケット31をテストヘッドの複数の接触端子にインタフェースさせるLSIテストボードとして構成される。本実施例のLSIテストボードは、テストヘッドの所定の接触端子から供給されるクロック信号の周波数を高くして上記LSIソケット31に供給する第1の周波数変換回路60と、LSIソケットから31供給される信号の周波数を低くして所定の接触端子に向けて供給する第2の周波数変換回路70とを備えて成る。

【0030】上記第1の周波数変換回路60は、図9に 従えば、周波数帰還回路に分周器が介在されたフェーズ ・ロックド・ループ回路(以下単にPLL回路60とも 記す)とされる。とのPLL回路60は、特に制限され ないが、位相比較回路PD、ローパスフィルタLPF、 電圧制御発信回路VCO、及びプログラマブル分周器D I Vによって構成される。上記位相比較回路 P D は例え ばテスタ80から出力される38.5MHzのクロック 信号とプログラマブル分周器DIVの出力との位相を比 較し、相違があればその位相の方向と大きさに比例した 電圧を出力する。この電圧はローバスフィルタLPFで 平滑化されて電圧制御発信回路VCOに入力され、その 出力信号周波数を変化させて、プログラマブル分周回路 DIVの出力周波数がテスタ80の出力信号周波数に等 しくされるまで、そのループ制御を繰り返して電圧制御 発信回路VCOの出力信号周波数を安定状態とする。と れによって電圧制御発信回路VCOの出力信号周波数 は、例えばプログラマブル分周器 DIVの分周比が1/ nであれば38.5MHzのn倍とされる。図にはその 信号周波数は例えば135MHzとされる。したがっ て、処理できる信号の最高周波数が40MHz程度のテ スタ80を用いても、被テストデバイスDUTにはそれ 以上の周波数を持つ信号を供給することができる。分周 器としてプログラマブル分周器DIVを採用することに より、第1の周波数変換回路すなわち第2の基板2の汎 用性を増すことができる。

【0031】本実施例に従えば、被テストデバイスDU Tはそのように周波数の高い信号に同期動作してR, G, B, I の各信号をやはり上記同様に高い周波数を以って出力する。このとき、第2の周波数変換回路70は、LSIソケット31から供給される信号を、テストへッドの所定の接触端子を介して供給されるタイミング信号(出力ラッチストローブ)中の周波数に同期して所定の接触端子に向けて出力させる出力ゲート回路とされる(以下単に出力ゲート回路70とも記す)。すなわち、出力ゲート回路70は夫々の信号R, G, B, I に対応して4個のコンパレータ71~74を有し、夫々のコンパレータ71~74は相互に共通の出力ラッチストローブ中がローレベルのような出力指示レベルにされる毎に出力動作を行って各別にその出力をテスタ80に向はなけばかます。この例に分さば、出れば、上同的20は

被テストデバイスDUTから出力される信号R、G、B、Iを間引いてテスタ80に供給することになるが、上記信号R、G、B、Iの計測に必要な分解能との関係において必要な精度をエルことができればそれで充分である。

11

【0032】図10には図9に示される被テストデバイ スDUTの一例ブロック図が示される。同図に示される 被テストデバイスDUTはカラーバレットLSIとされ る。このカラーパレットLSIはロジック回路92、9 3、RAM94、及びDAコンバータ95を備え、実際 10 のシステム上においてはフレームバッファメモリ90と マイクロプロセッサ (MPU) 91 にインタフェースさ れて制御され、R(赤), G(緑), B(青), I(輝 度)の各アナログ信号を図示しない表示装置装置に供給 する。ロジック回路92はフレームバッファメモリ90 から画像データを読み込んでRAM94に描画する。ロ ジック回路93はマイクロプロセッサ91からのコマン ドを解読して、RAMに描画された画像データの表示色 を所望に変更するためのデータ処理を行って当該RAM にデータ処理後の画像データを展開する。DAコンバー 20 タ95はRAMに展開された画像データをD/A変換し て出力する。

【0033】なお、図9に示されるPLL回路60及び出力ゲート回路70の構成は図8の周波数変換回路28,29にも適用することができる。この場合には、位相比較回路PDによってプログラマブル分周器DIVの出力を受けるのとは反対側の入力は第2の基板2における所定の第3の端子20に結合され、電圧制御発信回路VCOの出力は第2の基板2における所定の第4に端子2に結合される。ゲート回路70の入力は第2の基板2における所定の第4の端子21に結合され、ゲート回路70の出力は第2の基板2の所定の第3の端子20に結合される。

【0034】上記実施例によれば以下の作用効果がある。

(1)第1乃至第3の基板1~3を3段に縦積みとする LSIテストボードの構成は、その縦積み構造故に、D /A変換器DAC、A/D変換器ADC、第1の周波数 変換回路28、第2の周波数変換回路29、PLL回路 60、出力ゲート回路70などのテスト用追加回路と被 チストデバイスDUTとを接続する為の信号配線、及び テスト用追加回路とテストへッドとを接続するための信 号配線を短くすることができる。これによって、ノイズ などの影響を最小限としてデバイステストの信頼性を向 上できる。

(2)テスト用追加回路としてD/A変換器DACやA /D変換器ADCを採用することにより、ディジタルテスタによってアナログ・ディジタル混載LSIをテストすることができるようになる。

(3)上記3段縦積み構造は、被テストデバイスの種

類、並びにテストデバイスのピン配置及びピン数の相違などを、第3の基板3上の第5の端子30とLSIソケット31との接続態様を変更するだけで殆ど対処可能になり、換言すれば、第3の基板3だけを交換すれば対応できるようになる。したがって、LSIテストボードに所望に機能を持たせるテスト用追加回路を、多くの種類の被テストデバイスDUTに汎用的に利用することができるようになる。

(4) LSIテストボードに、周波数変換回路28,29、PLL回路60,出力ゲート回路70などを搭載することにより、テスタがサポート可能な信号周波数以上の信号を少数若しくは一部の端子に要するLSIのテストを当該テスタによって可能にすることができる。

【0035】以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば上記実施例では第1乃至第3の基板は夫々矩形とされるが、本発明はそれに限定されるものではなく、必要に応じて円形若しくは円形同心状態で3段縦積み構造とすることができる。また、テスト用追加回路はD/A変換器DAC、A/D変換器ADC、周波数変換回路28,29、PLL回路60,出力ゲート回路70に限定されず、入力信号形式を変更して出力する回路であればよい。また、LSIソケットは被テストデバイスのバッケージ形態に応じて適宜変更可能である。また、被テストデバイスそれ自体についても上記実施例で説明したものに限定されない。

【0036】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるアナログ・ディジタル混載LSIのためのテストボードに適用した場合について説明したが本発明はそれに限定されるものではなく、ディジタルLSIのためのテストボードにも適用できることは言うまでもない。

[0037]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0038】(1) LSIテストボードの構成として第1乃至第3の基板による3段縦積み構造を採用したから、その縦積み構造故に、テスト用追加回路と被テストデバイスとを接続する為の信号配線、及びテスト用追加回路とテストヘッドとを接続するための信号配線を短くすることができて、ノイズの影響などによるテストの信頼性低下を最小限とすることができる。

(2)上記3段縦積み構造は、被テストデバイスの種類、並びにテストデバイスのピン配置及びピン数の相違などを、第3の基板上の第5の端子とLSIソケットとの接続態様を変更するだけで殆ど対処可能とし、換言すれば、第3の基板だけを交換すれば対応できるようにな

るテスト用追加回路を、多くの種類のテストデバイスに

(3) LSIテストボードに第1及び第2の周波数変換

回路を搭載することにより、テスタがサポート可能な信

号周波数以上の信号を少数若しくは一部の端子に要する

LSIのテストを当該テスタによって行うことができる

【図2】 LSIテストボードの3段縦積み構造を示す縦

【図3】着脱可能に接続される端子構造を示す縦断面図

【図4】アナログ回路としてA/D変換器とD/A変換

器が搭載された被テストデバイスのための第3の基板の

【図5】アナログ回路としてA/D変換器のみが搭載さ

【図6】アナログ回路としてD/A変換器のみが搭載さ れた被テストデバイスのための第3の基板の一例を示す

【図7】第2の基板に搭載されるテスト用追加回路とし

【図8】本発明の第2実施例としてテスト用追加回路に

周波数変換回路を採用した3段縦積み構造のLSIテス

ての変換回路の一例を示す説明図である。

汎用的に利用できるようになる。

ようになる。

の平面図である。

断面図である。

平面図である。

平面図である。

である。

【図面の簡単な説明】

一例を示す平面図である。

トボードの平面図である。

* ート回路を有するLSIテストボードを示す回路図であ る。

【図10】図9に示される被テストデバイスの一例ブロ ック図である。

【符号の説明】

1 第1の基板

10 第1の端子

11 第2の端子

2 第2の基板

【図1】本発明の第1実施例に係るLSIテストボード 10 20 第3の端子

21 第4の端子

22 D/A変換回路 (テスト用追加回路)

23 A/D変換回路(テスト用追加回路)

24 変換回路 (テスト用追加回路)

28 第1の周波数変換回路

29 第2の周波数変換回路

3 第3の基板

30 第5の端子

31 LSIYケット

れた被テストデバイスのための第3の基板の一例を示す 20 DUT 被テストデバイス

33 バターン配線

4 テストヘッド

44 接触端子

60 PLL回路(第1の周波数変換回路)

DIV プログラマブル分周器

70 出力ゲート回路(第2の周波数変換回路)

φ 出力ラッチストローブ

101 第1の基板


102 第2の基板


【図9】本発明の第3実施例としてPLL回路と出力ゲ*30 103 第3の基板

【図2】


[図2]

階層構造を持つテストボード







【図4】




【図5】




【図6】.





【図 9】 周披数変換回路内蔵テストポード(高速rRAM 介在型テストシステム)




【図8】

【図10】

101

10



フロントページの続き

(72)発明者 平石 彰彦

東京都小平市上水本町5丁目20番1号 株式会社日立製作所半導体事業部内

(72)発明者 竹内 茂

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所半導体事業部内

(72)発明者 広瀬 茂美

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所半導体事業部内